设为首页 收藏本站
论坛账号至少一个月登录一次,否则会被自动冻结!论坛全站广告位出租380元一年,有需要联系QQ:3173974412。国内首家由论坛网友持股的IC技术论坛,IC人的乌托邦!
搜索
元器件订购,上立创自营商城。十周年庆典,加入VIP,全场享受98折优惠。现货库存,正品保障。首次购买送现金券。客服QQ:2852512828
EDABOSS嵌入式论坛 嵌入式开发工程师的乐园 【点击查看】
明德扬《至简设计法》高端FPGA视频教程【点击免费领取】
作者 回复/查看 最后发表
预览 [转帖] pt修hold的脚本 ictown 2014-9-2 41623 nigelnie 2016-9-29 16:57
预览 [求助] memory 的几个电源应该怎么连? tiamo 2016-9-28 0298 tiamo 2016-9-28 16:02
预览 [转帖] 对FALSE PATH的理解 attach_img recommend zhaci 2014-9-29 21899 cipsa 2016-9-10 16:22
预览 [求助] 在placemnet时的设置 jamesliu 2016-9-1 0252 jamesliu 2016-9-1 15:16
预览 [转帖] Linux系统命令及其使用详解 eehorde 2016-9-1 0252 eehorde 2016-9-1 10:24
预览 [求助] Calibre PEX抽取多层次数字模块寄生的问题 jay 2016-8-30 0178 jay 2016-8-30 13:48
预览 [讨论] DC中为什么要用Uniquify? qingtu 2016-8-30 0233 qingtu 2016-8-30 13:46
预览 [转帖] 转认识的一个高手写的,65nm以下工艺注意事项 recommend ictown 2014-9-18 62651 papertiger008 2016-8-18 10:40
预览 [转帖] ICC: Merging FILL View Information Into the CEL View 一味风云 2016-7-25 0212 一味风云 2016-7-25 15:23
预览 [转帖] 20nm工艺下后端设计的一些特点(陈涛博文) zhaci 2014-11-4 31735 beta0beta0 2016-7-19 09:35
预览 [转帖] 关于cadence中网表与layout比对出现global问题的解决办法 attachment edaedu 2016-7-13 0210 edaedu 2016-7-13 15:14
预览 [转帖] ICC小Tips集锦 89908 2014-4-11 32555 abao123 2016-4-16 21:01
预览 [转帖] 20nm工艺下后端设计的一些特点 (转自陈涛博客) ictown 2014-9-18 11477 abao123 2016-4-9 11:17
预览 [求助] 为什么cell有corner,而连线没有corner? 新人帖 jiji 2015-10-10 1595 jojbear2001 2016-3-29 13:28
预览 [转帖] 关于自己写MAP的格式以及如何和tech的map文件对应 cic 2014-7-16 1897 o_alice 2016-3-10 17:06
预览 [转帖] ICC和DC中定义target_library的方式:set_app_var和set的区别 cic 2014-7-16 22272 lavenda 2016-3-8 20:36
预览 [转帖] 不同的timing 分析阶段RC提取的设置 recommend ictown 2014-8-11 11453 chanshi634 2015-1-13 16:54
预览 [转帖] 自动时钟树ECO解决方案 recommend ictown 2014-9-2 11948 chanshi634 2015-1-13 16:48
预览 [求助] 求encounter power system 的lab data eguang190 2014-12-25 01160 eguang190 2014-12-25 21:51
预览 [求助] 新手求助 pt读入spef和sdc文件报错! attach_img 小笨熊 2014-9-1 21271 小笨熊 2014-10-10 23:41
预览 [转帖] 几条综合命令的解释 zhaci 2014-9-26 01670 zhaci 2014-9-26 17:21
预览 [转帖] set_max_fanout和set_fanout_load的区别 zhaci 2014-9-26 01292 zhaci 2014-9-26 17:20
预览 [转帖] ICC中进行P&R后导出网表并导入Cadence中进行仿真的流程 ictown 2014-9-24 01366 ictown 2014-9-24 10:08
预览 [转帖] 数字后端的基本注意事项 -- 综合DC/RC ictown 2014-9-18 01488 ictown 2014-9-18 15:12
预览 [转帖] 作PT静态时序分析的工程师应该达到什么境界才算优秀? recommend ictown 2014-9-17 01206 ictown 2014-9-17 13:38
预览 [转帖] Clock Tree Pins - Nonstop、Exclude、Float、Stop Pins attach_img ictown 2014-9-17 03857 ictown 2014-9-17 13:35
预览 [转帖] 问大家一个问题:DC综合的时候,“driving_cell”是如何确定的..... zhaci 2011-6-9 21986 walter 2014-9-16 20:22
预览 [转帖] link, elaborate, mapping的区别 ictown 2014-9-5 01593 ictown 2014-9-5 17:10
预览 [转帖] Verilog实例化时的参数传递 ictown 2014-9-5 0882 ictown 2014-9-5 17:10
预览 [转帖] placement时如何摆放Macro ictown 2014-9-5 01056 ictown 2014-9-5 17:09
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 入住IC小镇

本版积分规则

关闭

站长推荐上一条 /1 下一条

星光电子深圳专业单片机IC解密

QQ|Archiver|手机版|小黑屋|IC设计小镇 ( 苏ICP备10008526号  

GMT+8, 2017-3-27 08:50 , Processed in 0.081385 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回顶部 返回版块