设为首页 收藏本站
论坛账号至少一个月登录一次,否则会被自动冻结!论坛全站广告位出租380元一年,有需要联系QQ:3173974412。国内首家由论坛网友持股的IC技术论坛,IC人的乌托邦!
搜索
元器件订购,上立创自营商城。十周年庆典,加入VIP,全场享受98折优惠。现货库存,正品保障。首次购买送现金券。客服QQ:2852512828
EDABOSS嵌入式论坛 嵌入式开发工程师的乐园 【点击查看】
明德扬《至简设计法》高端FPGA视频教程【点击免费领取】
作者 回复/查看 最后发表
预览 [求助] 求解AXI4外设如何传入超过32位的数据 gyan 2016-9-30 0118 gyan 2016-9-30 08:59
预览 [讨论] 关于setup violation的一点想法,请各位指教 nmn 2016-9-21 7167 wizard 2016-9-30 08:57
预览 [求助] 求助:DC如何约束black box输入pin的负载 火鸡侠 2016-9-21 2125 mosedo 2016-9-21 23:08
预览 [求助] 新手求助,提示找到0个关于“/”的定义 白白 2016-9-21 0105 白白 2016-9-21 11:24
预览 [求助] 如何约束门控时钟单元的时序? caesars 2016-9-21 1114 deng 2016-9-21 09:00
预览 [求助] 请问同一个cell的transition在dc和pt中报出的结果差别很大是怎么回事? cree 2016-9-21 1106 一匹野马 2016-9-21 08:53
预览 [求助] 使用modelsim提示Module 'altsyncram' is not defined mentutu 2016-9-12 1198 Leon 2016-9-18 22:33
预览 [转帖] IO设计的一些看法 pinpad design in soc attachment 牛魔王 2016-9-14 0120 牛魔王 2016-9-14 16:18
预览 [求助] 请教一下同步fifo及异步fifo深度的计算原理及方法 jasons 2016-9-14 0140 jasons 2016-9-14 12:50
预览 [转帖] 关于modelsim仿真中不能显示内部信号,只能显示顶层的端口信号的问题 乐悠悠 2016-9-12 0119 乐悠悠 2016-9-12 10:05
预览 [转帖] VHDL乘法器 唧唧歪歪 2016-9-10 0142 唧唧歪歪 2016-9-10 21:56
预览 [转帖] SD card, SPI, Verilog model. 索罗 2016-9-5 0188 索罗 2016-9-5 14:08
预览 [讨论] 如何保证复杂设计没有bug kinglu 2016-8-30 0115 kinglu 2016-8-30 13:41
预览 [转帖] FPGA设计需注意的方方面面 attach_img edaboss 2016-8-22 0123 edaboss 2016-8-22 14:20
预览 [转帖] win7/8+simics在x86平台上模拟sparc架构运行memory compiler全程教程 attach_img kinghu 2016-8-9 1211 myla.mahojjwal 2016-8-16 14:43
预览 [转帖] 数字IC工程师的技能树 recommend  ...2 ictown 2014-9-5 143214 stanley 2016-8-5 21:56
预览 [转帖] verilog的inout端口实现zz lone 2011-2-27 22049 527578385 2016-7-20 20:51
预览 [转帖] 寻求IC设计合作伙伴 我是谁 2011-8-19 11385 527578385 2016-7-20 20:51
预览 [转帖] 数字电路及其应用 wing 2011-4-29 11807 527578385 2016-7-20 20:51
预览 [转帖] ASIC中的异步时序设计 deng123 2011-2-3 11324 527578385 2016-7-20 20:50
预览 [转帖] DRAM芯片工作原理 lengyi 2011-2-25 11401 527578385 2016-7-20 20:49
预览 [转帖] MCU lengyi 2011-2-25 1993 527578385 2016-7-20 20:49
预览 [转帖] Systemverilog cic 2014-11-25 22058 527578385 2016-7-20 20:48
预览 [转帖] 绝对面积与相对面积:Design Compiler中的report_area bec 2011-2-27 1918 527578385 2016-7-19 21:24
预览 [转帖] Verilog中的双向端口 lone 2011-2-27 11765 527578385 2016-7-19 21:22
预览 [转帖] Booth算法基础介绍 attach_img zhaci 2011-3-3 11582 527578385 2016-7-19 21:20
预览 [转帖] DC实验.synopsys_dc.setup文件的设置 cic 2014-7-17 1917 527578385 2016-7-19 21:16
预览 [转帖] DC attach_img cic 2014-11-25 22217 527578385 2016-7-19 21:12
预览 [讨论] 如何才能达到:看verilog代码,就像看到代码 corn 2014-6-12 51536 527578385 2016-7-19 21:10
预览 [原创] 基于IC设计的后续修改 18090571692 2015-1-19 51316 beta0beta0 2016-7-18 22:07
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 入住IC小镇

本版积分规则

关闭

站长推荐上一条 /1 下一条

IC设计小镇

QQ|Archiver|手机版|小黑屋|IC设计小镇 ( 苏ICP备10008526号  

GMT+8, 2017-1-17 01:20 , Processed in 0.075545 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回顶部 返回版块