设为首页 收藏本站
论坛账号至少一个月登录一次,否则会被自动冻结!论坛全站广告位出租380元一年,有需要联系QQ:3173974412。国内首家由论坛网友持股的IC技术论坛,IC人的乌托邦!
搜索
元器件订购,上立创自营商城。十周年庆典,加入VIP,全场享受98折优惠。现货库存,正品保障。首次购买送现金券。客服QQ:2852512828
广告位出租:ML02 有需要联系QQ:3173974412
广告位出租:ML03 有需要联系QQ:3173974412
青软IC版图实训——线下授课,赠送线上视频 【点击查看】
明德扬《至简设计法》高端FPGA视频教程【点击免费领取】
查看: 436|回复: 4

[求助] 请问个关于IO排布的问题

[复制链接]
发表于 2016-9-29 08:30:59 | 显示全部楼层 |阅读模式
一般的IO排布是不是都基本上尽量均匀的放在版图4边啊?
现在有将近300个pad,每边75个,按照pitch 70的话,就相当于每边需要5mm多,但core本身很小,这个pad limited有什么方法可以进一步缩小面积吗? io pad还有别的放法吗?
谢谢!
发表于 2016-9-30 16:15:34 | 显示全部楼层
可以考虑stager
发表于 2016-11-15 16:25:26 | 显示全部楼层
可以考虑BGA封装形式
发表于 2016-12-12 13:28:34 | 显示全部楼层
1.IO stager 2层或者3层,要联系好封测厂,是否能bonding出来
2.更改设计,部分并行输入输出的,更改为串行设计
3.本设计是否存在多种工作模式,各个工作模式的IO是否做了复用?
您需要登录后才可以回帖 登录 | 入住IC小镇

本版积分规则

关闭

站长推荐上一条 /1 下一条

星光电子深圳专业单片机IC解密

QQ|Archiver|手机版|小黑屋|IC设计小镇 ( 苏ICP备10008526号  

GMT+8, 2017-4-28 23:56 , Processed in 0.087302 second(s), 23 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表