设为首页收藏本站 IC币充值

IC设计小镇

 找回密码
 入住IC小镇

QQ登录

只需一步,快速开始

iclayout
芯满微
奋芯电子
广告
广告
广告
广告
广告
查看: 2543|回复: 3

[资料] 8-stage Deep-pipelined MIPS CPU(文档、rtl、testbench)

[复制链接]
发表于 2016-10-26 10:15:32 | 显示全部楼层 |阅读模式
目录
0.  Abstract
1.  Division of Labor
2.  Detailed Strategy  
2.1 Detailed Strategy
2.2 Stage Summary
2.3 Stage Details
2.4 Forwarding Paths
3.  Testing
3.1 General testing.
3.2 Victim Cache test.
3.3 Branch Predictor.
3.4 Signed/Unsigned  Multiply/Divide.
4.  Results
5.  Conclusion
6.  Appendix I (Notebooks)
7.  Appendix II (Schematics)
8.  Appendix III (Verilog Files)
9.  Appendiex IV (Testing)
10. Appendiex V (Timing)



8-state Deep-pipelined MIPS CPU.pdf (410.57 KB, 下载次数: 19)
发表于 2017-12-11 16:40:03 | 显示全部楼层
几个学生一起组队写的 ,还不错文档挺全
发表于 2017-12-11 22:25:36 | 显示全部楼层
好的设计。 非常感谢您的分享
您需要登录后才可以回帖 登录 | 入住IC小镇

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|Archiver|手机版|IC设计小镇 ( 苏ICP备10008526号  

GMT+8, 2020-8-12 11:00 , Processed in 0.077261 second(s), 11 queries , File On.

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.

快速回复 返回顶部 返回列表